JEDEC 接近完成 SPHBM4 规范：I/O 引脚数量仅有标准 HBM4 内存的 1/4

12 月 12 日消息，JEDEC 固态技术协会美国加州当地时间 11 日宣布，其已接近完成 SPHBM4 内存规范。这里的 "SP" 是 "Standard Package"（标准封装）的首字母简写。

SPHBM4 使用与标准 HBM4 相同的 DRAM 核心层，两者在容量扩展上没有差异。区别在于，SPHBM4 在接口基础裸片 (Interface Base Die) 部分采用了不同的设计，可安装在标准有机基板而不是硅基板上。

此外，标准 HBM4 内存拥有 2048 个 I/O 数据引脚，而在 SPHBM4 上这一数量将降低到 512 个。为实现相当的总数据传输速率，SPHBM4 将具有更高的工作频率并采用 4:1 串行化技术。这也是为了配合有机基板支持的凸点间距密度更低的材料特性。

SPHBM4 使用有机基板布线的一大好处是在 SoC 和 HBM 内存堆栈间允许更长的线径，这有利于提升单一封装中集成的堆栈数量，从而进一步提高系统内存总容量。